

การทดลองที่ 3

การทดลองวงจรทางคณิตศาสตร์

วัตถุประสงค์

1. นักศึกษาสามารถต่อวงจรบวกขนาด 1 บิตจาก Gate พื้นฐานได้
2. นักศึกษาสามารถออกแบบวงจรเพื่อให้ทำงานได้ตามต้องการได้
3. นักศึกษาสามารถใช้ IC สำหรับวงจรบวกสำเร็จรูปได้
4. เพื่อศึกษาถึงหลักการทำงานของวงจร ADDER และ SUBTRACTOR
5. เพื่อศึกษาถึงการทำงานของวงจรดังกล่าวโดยการเขียน Truth Table, Logic Circuits และ Boolean algebra

ทฤษฎี

วงจรบวก (Binary adder)

เราสามารถแบ่งวงจรบวกออกได้เป็น 2 แบบคือ Half Adder และ Full Adder

วงจร Half Adder คือ วงจรบวกซึ่งมี 2 อินพุตคือ A และ B มีเอาต์พุต 2 เอาต์พุตคือผลรวม (Sum) และตัวทด (Carry) วงจรจะบวก A และ B ไปตามกฎการบวกเลขฐานสองและเอาต์พุตเป็นผลรวมและตัวทด


$$0 + 0 = 0$$

$$0 + 1 = 1$$

$$1 + 0 = 1$$

$$1 + 1 = 10 = 0 + \text{carry of 1 into next position}$$

$$1 + 1 + 1 = 11 = 1 + \text{carry of 1 into next position}$$



A	B	SUM	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

รูปที่ 3.1 บล็อกไดอะแกรมและตารางค่าความจริงของ Half Adder

อย่างไรก็ตามวงจร Half Adder มีความสามารถในการบวก 2 อินพุต ส่วนวงจรฟูลแอดเดอร์ จะบวกได้ 3 อินพุต คือตัวตั้ง (A), ตัวบวก (B) และ ตัวทดเข้า (C_{in}) จากการบวกในหลักที่ตรงกันก่อน และเอาต์พุตมีผลรวม (Sum) และ ตัวทดออก (C_{out}) ตารางความจริงตามกฎการบวกเลขฐานสองดังรูปที่ 3.2 แสดงบล็อกไดอะแกรมและตารางความจริงของวงจรฟูลแอดเดอร์ผลรวมของลอจิก 1 แต่ละครั้งจำนวนทั้งหมดของลอจิก 1 บนอินพุต A , B และตัวทดเข้าเป็นก็จะคล้ายกับการเกิดพาริตี

ตารางที่ 3.1 เป็นรายการของไอซีวงจรฟูลแอดเดอร์ขนาด 4 บิตภายในวงจรจะมีองค์ประกอบที่เพียงพอสำหรับ ไอซี 7483 เป็นการบวกเลขไบนารีขนาด 4 บิต 2 จำนวนคือ $A_4 - A_1$ เป็นตัวตั้ง และ $B_4 - B_1$ เป็นตัวทดเข้า (C_{in}) , ผลรวม $\Sigma_4 - \Sigma_1$ และตัวทดออก (C_{out}) แสดงรูปที่ 3.3 ตัวทด C_1, C_2, C_3 จะอยู่ภายในไม่ปรากฏบนขาของ ตัวไอซี

A → B → Ci → FULL ADDER → SUM → CO	Ci	A	B	SUM	CO
	0	0	0	0	0
	0	0	1	1	0
	0	1	0	1	0
	0	1	1	0	1
	1	0	0	1	0
	1	0	1	0	1
	1	1	0	0	1
	1	1	1	1	1


รูปที่ 3.2 บล็อกไดอะแกรมและตารางค่าความจริงของ Full Adder

ตารางที่ 3.1 ตัวอย่างของไอซีวงจรบวก


DEVICE NO.	FAMILY	DESCRIPTION
7483	TTL	4-bit binary adder with fast carry
74C83	CMOS	4-bit binary adder with fast carry
4008	CMOS	4-bit full adder with fast carry

$$\begin{array}{rcl}
 C_3 & C_2 & C_1 & C_0 & \longrightarrow & \text{ตัวทด} \\
 A_4 & A_3 & A_2 & A_1 & \longrightarrow & \text{ตัวตั้ง} \\
 + & B_4 & B_3 & B_2 & B_1 & \longrightarrow & \text{ตัวบวก} \\
 \hline
 C_4 & \Sigma_4 & \Sigma_3 & \Sigma_2 & \Sigma_1 & \longrightarrow & \text{ผลรวม}
 \end{array}$$

รูปที่ 3.3 อินพุต และเอาต์พุต 4-บิตของวงจรฟูลแอดเดอร์



รูปที่ 3.4 แผนผังการต่อขาของ IC เบอร์ 7483



รูปที่ 3.5 ลอจิกไดอะแกรมของ 7483


วงจรถลบ (Binary Subtractor)

$$0 - 0 = 0$$

$$1 - 0 = 1$$

$$1 - 1 = 0$$

$$0 - 1 = 1 \text{ ต้องยืมจากหลักที่สูงกว่ามา 1}$$




A	B	SUB	Bo
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

รูปที่ 3.6 บล็อกไดอะแกรมและตารางค่าความจริงของ Half subtractor

การทดลอง

1. ออกแบบวงจรบวกแบบกิดตัวทคจากตารางความจริง โดยใช้ IC ของ Gate พื้นฐานที่ประกอบด้วย AND และ OR Gate ตามขั้นตอนการออกแบบวงจร ต้องวงจรและบันทึกผลลงในตารางที่ 1
2. ออกแบบวงจร ลบแบบกิดตัวยืม จากตารางความจริง ตามขั้นตอนการออกแบบวงจร ต้องวงจรและบันทึกผลลงในตารางที่ 2
3. ต้องวงจรตามรูป โดยใช้ไอซี 7483, 7486 ทดลองป้อนอินพุต และบันทึกผลเอาที่พุทของการบวก และการลบ โดยวิธีการ 2'S Complement arithmetic ลงในตารางที่ 3



ตารางที่ 1

Ci	A	B	Co	SUM
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

ตารางที่ 2

Bi	A	B	SUB	Bo
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

ตารางที่ 3

ตัวตั้ง (A)	ตัวกระทำ (B)	ผลลัพธ์ (S)	SUB	ตัวทด (S8)

สรุปผลการทดลอง

ข้อเสนอแนะ